ZEROPLUS臺灣孕龍邏輯分析儀
JK FLIP-FLOP總線協(xié)定分析（基本邏輯應用）
【 產(chǎn)品規(guī)格 】
|
通道名稱 |
J、J'
K、K'
CLR
PR
CP
Q、Q' |
|
頻率 |
User Define |
|
電壓 |
User Define |
|
應用領(lǐng)域 |
主要應用于數(shù)字訊號控制，透過J-K正反器組合還可變成其它類型的正反器，，如T型正反器、D型正反器等。 |
孕龍邏輯分析儀支持分析J-K FLIP-FLOP串行協(xié)議分析模塊。J-K FLIP-FLOP就是通稱的JK正反器，在電子電路領(lǐng)域中是一種基礎(chǔ)電路，在學校的實習課程中經(jīng)常作為練習的題材。
應用簡介
J-K FLIP-FLOP主要應用于數(shù)字訊號的控制上，改變正反器接線方式，還可以將J-K FLIP-FLOP組成T型正反器或是D型正反器。
功能介紹
J-K FLIP-FLOP的輸出是在CP出現(xiàn)變化緣的時候進行狀態(tài)轉(zhuǎn)換，另一種J-K FLIP-FLOP是依據(jù)邊緣觸發(fā)進行判斷，與一般正反器不同的地方是狀態(tài)的轉(zhuǎn)換不再依據(jù)出現(xiàn)變化緣后的J、K值有關(guān)，而是與變化之前的J、K值有關(guān)。使用孕龍科技邏輯分析儀J-K FLIP-FLOP串行協(xié)議分析模塊，工程師在進行開發(fā)或是除錯校驗時，再不需要僅透過波形來進行人工譯碼，透過孕龍科技邏輯分析儀的串行協(xié)定分析功能，將串行協(xié)定中的封包以圖塊方式進行顯示，讓工程師們在第一時間就能夠知道訊號中的封包數(shù)據(jù)，藉此省下大量的時間，以提升工作效率。使用孕龍科技邏輯分析儀PECI串行協(xié)議分析模塊，工程師在進行開發(fā)或是除錯校驗時，再不需要僅透過波形來進行人工譯碼，透過孕龍科技邏輯分析儀的串行行定分析功能，將串行協(xié)議分析中的封包以圖塊方式進行顯示，讓工程師們在第一時間就能夠知道訊號中的封包數(shù)據(jù)，藉此省下大量的時間，以提升工作效率。
